LPDDR的運(yùn)作

　　LPDDR4功能本質(zhì)上包含四項(xiàng)基本操作：啟動(dòng)、讀取、寫入和預(yù)充電。這些操作的其他變異形式，如突發(fā)讀取/寫入和自動(dòng)預(yù)充電等，可能構(gòu)成一個(gè)更長的指令列表，但并不至于帶來新的技術(shù)挑戰(zhàn)。此外，它還添加了刷新、訓(xùn)練和模式緩存器作業(yè)等維護(hù)性指令，以因應(yīng)復(fù)雜的操作命令。

　　這些基本的操作簡要介紹如下： 啟動(dòng)： 在內(nèi)存數(shù)組中選擇特定字符線(wordline)，即可“開啟”一個(gè)分頁。該分頁上的內(nèi)容將會被感測到并進(jìn)行鎖存，然后保持開啟以用于在讀取作業(yè)時(shí)進(jìn)行回寫，或在“讀取-修改-寫入”作業(yè)時(shí)被再次寫入。 讀?。?開啟讀取數(shù)據(jù)序列，每個(gè)burst內(nèi)存群組的數(shù)據(jù)會從感測放大鎖存中被加載到DDR緩存器中。緊接著DDR緩存器開始依序讀取，每次讀取一個(gè)16bit字。同時(shí)，芯片透過隱藏緩存器在仍保持開啟狀態(tài)的分頁上進(jìn)行回寫。 寫入： 數(shù)據(jù)被加載DDR緩存器，每次一個(gè)16位字。數(shù)據(jù)隨后被轉(zhuǎn)移到隱藏緩存器中，待分頁開啟時(shí)寫入數(shù)據(jù)。當(dāng)進(jìn)行寫入時(shí)，DDR緩存器可依需要同時(shí)加載新的256位數(shù)據(jù)，等待下一次寫入。 預(yù)充電： 在最后一個(gè)burst內(nèi)存群組被讀取或?qū)懭牒?，?nèi)存數(shù)組必須為下一次操作做好準(zhǔn)備。在寫入情況下，必須等待一個(gè)寫入恢復(fù)延遲，以確保最后的burst群組可在繼續(xù)其他操作前被成功寫入。這時(shí)，開啟的分頁已被關(guān)閉，使位線能夠自由浮動(dòng)，并重新充電回到先前提到的VDD/2電位。

　　值得注意的是，只有啟動(dòng)操作才涉及內(nèi)存數(shù)組感測;讀取操作只涉及在鎖存感測數(shù)據(jù)與DDR緩存器之間傳輸數(shù)據(jù)，以及讀取DDR緩存器的數(shù)值。

　　根據(jù)所需的操作序列不同，有些DDR的時(shí)序可能極其復(fù)雜。但如果相鄰讀取操作發(fā)生在不同內(nèi)存組的數(shù)據(jù)之間，則可大幅簡化時(shí)序。因?yàn)樵趶南乱粋€(gè)內(nèi)存組中讀取數(shù)據(jù)之前，不必在原有的內(nèi)存組中等待回寫和預(yù)充電。時(shí)序控制最困難的是來自同一內(nèi)存組的連續(xù)讀寫。

實(shí)現(xiàn)內(nèi)存數(shù)組：MAT

　　理論上，盡管一個(gè)內(nèi)存組的邏輯容量可能達(dá)到32K行與16K列，但以現(xiàn)有技術(shù)而言，現(xiàn)實(shí)上并不可能制造出這樣的內(nèi)存數(shù)組。這是因?yàn)椋?/p>

　　• 驅(qū)動(dòng)器在選擇分頁時(shí)的驅(qū)動(dòng)能力有限;在性能符合規(guī)格要求的前提下，只有一定數(shù)量的選定晶體管可以被驅(qū)動(dòng)。

　　• 感測放大只能支持有限數(shù)量的儲存單元。如果儲存單元的數(shù)量太多，由于電荷分配造成電壓變化減小，而被噪聲淹沒。

　　因此，為了確保內(nèi)存芯片可靠且易于制造，每一種內(nèi)存應(yīng)用都存在不同程度的實(shí)體尺寸限制。達(dá)到這種上限的內(nèi)存數(shù)組被稱作“內(nèi)存數(shù)組片”(memory array tile;MAT)。每個(gè)MAT都是功能齊全的數(shù)組，本身包含字符線和位線的譯碼以及感測放大器。

　　以一種采用2x-nm工藝節(jié)點(diǎn)的一般DRAM MAT為例，其位線和字符線的規(guī)模分別達(dá)到1,024條和620條。字符線的數(shù)量并不是2的整數(shù)次方，這帶來了一些解碼方面的挑戰(zhàn)。該芯片或許只用了最后的幾個(gè)MAT，但這是一個(gè)可以忽略的芯片建置細(xì)節(jié)。

　　透過打造一個(gè)16×53大小的MAT數(shù)組，可為具有這一尺寸的內(nèi)存組實(shí)現(xiàn)總共848個(gè)MAT。一個(gè)完整分頁整合一行MAT的內(nèi)存單元：當(dāng)開啟一個(gè)分頁時(shí)，同時(shí)啟動(dòng)同一行有MAT內(nèi)存單元上相應(yīng)的字符線。

　　圖5：傳統(tǒng)DRAM的實(shí)體布局

　　在了解了這些背景知識后，接下來將討論全新的Kilopass內(nèi)存單元，以及它如何打造與此相同的儲存組。

VLT內(nèi)存單元

　　Kilopasss的全新內(nèi)存單元基于一種垂直分布的閘流體(也被稱為半導(dǎo)體控制整流器，或SCR)。這種采取pnpn結(jié)構(gòu)的堆棧建構(gòu)于一個(gè)p-阱上，可帶走來自底部n型層的任何空洞。

　　圖6：VLT內(nèi)存單元：帶有寫入輔助的PMOS晶體管的閘流體

　　在淺溝槽隔離(STI)結(jié)構(gòu)中植入一個(gè)埋入式字符線，使底部的n層連接到一個(gè)字符。埋入式字符線與外部銅金屬M(fèi)1層字符線透過具有較大電阻的金屬鎢實(shí)現(xiàn)連接，因而可以制造比傳統(tǒng)DRAM更長的字符線。

　　由于感測機(jī)制并非采用電荷分配，使感測放大器可承受更長的位線。因此，這種技術(shù)可以支持高達(dá)2Kbit寬、4Kbit深或總共8M位的MAT——遠(yuǎn)大于傳統(tǒng)的DRAM MAT。采用更少片較大型MAT拼接成的內(nèi)存芯片較采用多片小尺寸MAT的花費(fèi)更低，因而可使VLT內(nèi)存的數(shù)組效率達(dá)到77%，相形之下，同樣采用2x-nm節(jié)點(diǎn)的傳統(tǒng)DRAM效率只有64%。