此突破性的功能，可縮短客戶于布局和連接FinFET元件所需的時程。
聯電(UMC)和新思科技(Synopsys)宣布，將Synopsys的 Custom Compiler和Laker客制化設計工具應用于聯電14納米FinFET制程。此項合作為建造和驗證用于聯電14納米的業(yè)界標準iPDK，全面支援Custom Compiler提供視覺輔助方案于布局流程。
此突破性的功能，可縮短客戶于布局和連接FinFET元件所需的時程。 Custom Compiler解決方案整合了Synopsys的電路模擬、物理驗證和數位實作工具，為聯電14納米制程的客戶提供完整的客制化設計解決方案。
聯電硅智財研發(fā)暨設計支援處長林子惠表示：「聯電與Synopsys長期合作為客戶打造許多iPDK。此次推出的14納米iPDK，讓客戶的布局設計人員及我們的內部團隊，在使用Synopsys的客制化設計工具后，提升了電路布局于FinFET的生產力。本公司很高興能夠提供此資源，幫助客戶在14納米技術量產上，簡化他們的設計過程?！?br />
Synopsys產品銷售副總Bijan Kiani表示：「FinFET制程技術目前在客戶的受歡迎度日益提高，而FinFET的電路布局則可能是一項挑戰(zhàn)。我們與聯電合作，為14納米制程啟用Custom Compiler，客戶可使用Custom Compiler的視覺輔助方案來提升FinFET布局的生產力?！?br />
針對Synopsys Laker和Custom Compiler制化設計工具于14納米及其他制程的iPDK，可依聯電的要求提供。
Custom Compiler與新思科技的電路模擬、實體驗證(physical verification)及數位實作(digital implementation)等工具整合，可提供全面性的客制化設計解決方案。Custom Compiler讓FinFET設計的完成時間從數天縮短至數小時。其自動化視覺輔助設計流程，利用布局設計人員所熟悉的圖像使用模型，以減少編寫復雜程式碼及限制條件。
藉由Custom Compiler，無須額外設定便能自動執(zhí)行例行性及重復性的任務。Custom Compiler的自動化視覺輔助提供四種輔助工具，包括：布局(Layout)輔助、設計中(In-Design)輔助、范本(Template)輔助以及協同設計(Co-Design)輔助。布局輔助可利用使用者導引(user-guided)的布局繞線自動化，加速完成布局規(guī)劃；設計中輔助透過在signoff驗證之前即擷取物理(physical)及電性(electrical)誤差，以減少設計重復；范本輔助能協助設計人員重復使用既有的客制化布局技術，讓先前的布局決策更容易運用在新的設計中；協同設計輔助則結合IC Compiler與Custom Compiler，提供客制化及數位實作整合解決方案。
免責聲明：本站所使用的字體和圖片文字等素材部分來源于互聯網共享平臺。如使用任何字體和圖片文字有冒犯其版權所有方的，皆為無意。如您是字體廠商、圖片文字廠商等版權方，且不允許本站使用您的字體和圖片文字等素材，請聯系我們，本站核實后將立即刪除！任何版權方從未通知聯系本站管理者停止使用，并索要賠償或上訴法院的，均視為新型網絡碰瓷及敲詐勒索，將不予任何的法律和經濟賠償！敬請諒解！
粵公網安備 44030402000264號
