負(fù)責(zé)制定PCIExpress (PCIe) PCI-SIG表示，面向人工智能(AI)、機(jī)器學(xué)習(xí)、游戲、視覺計(jì)算、存儲(chǔ)和網(wǎng)絡(luò)等高性能應(yīng)用的新一代PCIe 5.0架構(gòu)帶寬將達(dá)到32GT/s，完整規(guī)范預(yù)計(jì)2019年完成，目前已發(fā)布0.3版的修訂版本給其成員公司。

　　公布的PCIe 4.0版本0.9規(guī)范支持16GT/s數(shù)據(jù)速率，并針對(duì)未來架構(gòu)的演變進(jìn)行了功能強(qiáng)化，同時(shí)保持向后兼容。Al Yanes表示，PCIe 4.0規(guī)范正在進(jìn)行最終的IP審查，這個(gè)新發(fā)布的架構(gòu)改良之處包括：減少系統(tǒng)延遲、增加信道裕度、提升RAS性能、增加信道和帶寬的可擴(kuò)展性，以及改良了I/O虛擬化和平臺(tái)集成。

　　PCI-SIG正在利用PCIe 4.0版本0.9規(guī)范對(duì)其會(huì)員提供出版前的合規(guī)測(cè)試。目前PCIe架構(gòu)已經(jīng)成為擴(kuò)展服務(wù)器和存儲(chǔ)市場(chǎng)的主要互聯(lián)架構(gòu)，而現(xiàn)在PCI-SIG正在推動(dòng)該技術(shù)成為云生態(tài)系統(tǒng)的骨干，并希望進(jìn)入移動(dòng)網(wǎng)絡(luò)、物聯(lián)網(wǎng)(IoT)和各種連網(wǎng)系統(tǒng)及外部I/O連接的主要接口。

　　同時(shí)，大數(shù)據(jù)和高性能計(jì)算對(duì)新一代存儲(chǔ)設(shè)備提出了更大的需求，連帶需要更大的接口帶寬。“新的PCIe接口技術(shù)將讓企業(yè)和數(shù)據(jù)中心的NVMe SSD得以利用PCIe架構(gòu)的可擴(kuò)展性，從而實(shí)現(xiàn)更高的帶寬和更低的延遲。”NVM Express公司總裁Amber Huffman說。